Intel kommt aus dem Speicher. Der erste kommerziell erhältliche DRAM-Chip, Intels 1103 aus dem Jahr 1970, gehört zur Gründungsgeschichte des Unternehmens. Mitte der 1980er Jahre zog sich Intel aus diesem Geschäft zurück, weil Speicher zunehmend zum Volumenmarkt wurde: kapitalintensiv, zyklisch, mit starkem Preisdruck und asiatischen Wettbewerbern, die schneller skalierten.
Dass Pat Gelsinger nun wieder über Speicher spricht, ist deshalb mehr als eine historische Fußnote. Es geht nicht um eine einfache Rückkehr in ein altes Geschäft. Intel deutet an, Speicher anders zu behandeln: nicht nur als austauschbare Komponente neben der CPU, sondern als Teil der Prozessorarchitektur selbst. Der Hinweis auf die Stapelung von Speicher und CPU ist dabei der entscheidende Punkt.
Die These dahinter ist nüchtern: In KI-Rechenzentren wird Rechenleistung zunehmend durch Datenbewegung begrenzt. Wer Speicher näher an die Recheneinheit bringt, kann nicht nur Latenzen senken, sondern auch Energie und Platz sparen. Für Intel wäre das ein Weg, aus dem klassischen CPU-Wettbewerb herauszukommen und wieder an einer Systemgrenze anzusetzen, an der sich Margen und Kontrolle verteidigen lassen.
Speicher ist nicht mehr nur Massenware
Der Speichermarkt war lange ein Geschäft, das nach Kapazität, Ausbeute und Investitionszyklen funktionierte. DRAM und NAND wurden in enormen Mengen produziert, die Preise schwankten stark, und Differenzierung war schwierig. Genau diese Logik hatte Intel einst aus dem Markt gedrängt.
Heute sieht die Lage in Teilen anders aus. KI-Rechenzentren benötigen nicht nur mehr Rechenchips, sondern auch enorme Mengen an schnellem Speicher und Datenspeicherung. Hersteller von DRAM und 3D NAND profitieren davon deutlich. Speicher ist damit nicht verschwunden aus der Commodity-Logik, aber er ist in bestimmten Segmenten strategischer geworden. Für große Rechenzentrumsbetreiber entscheidet nicht nur, wie viel Speicher verfügbar ist, sondern wie nahe er an den Recheneinheiten sitzt, wie viel Bandbreite er liefert und wie viel Energie die Datenbewegung kostet.
Gelsingers Aussage, die Speicherindustrie sei reif für Innovation, sollte man vor diesem Hintergrund lesen. Intel dürfte kaum daran interessiert sein, einfach als weiterer Anbieter in einen Markt einzusteigen, der von Samsung, SK Hynix und Micron geprägt wird. Der attraktivere Bereich liegt an der Schnittstelle: dort, wo Speicher, Prozessor, Packaging und Systemdesign zusammenfallen.
Der Unterschied zu AMD ist wichtig
AMD hat mit 3D V-Cache gezeigt, dass gestapelter Speicher in Prozessoren konkrete Vorteile bringen kann. Dort wird zusätzlicher Cache auf CPU-Dies gesetzt. Intel spricht nun über einen anderen Ansatz: die CPU auf den Speicher zu stapeln. Das klingt wie eine technische Feinheit, ist aber architektonisch relevant.
Je nachdem, wie ein solcher Aufbau umgesetzt wird, verschiebt sich die Frage, was das Zentrum des Systems ist. Wird Speicher nur als Ergänzung auf den Prozessor gesetzt, bleibt die CPU der Ausgangspunkt. Wird die Recheneinheit auf oder direkt an Speicherschichten gesetzt, entsteht eine andere Hierarchie. Dann geht es weniger um die Beschleunigung eines vorhandenen Prozessors und stärker um die Konstruktion eines Systems, in dem Datenbewegung von Beginn an minimiert wird.
Intel arbeitet seit Jahren an Packaging-Technologien wie EMIB und Foveros. Beide sind Bausteine für die Verbindung mehrerer Chip-Dies in einem Gehäuse oder in vertikalen Strukturen. Solche Technologien sind nicht bloß Fertigungsdetails. Sie entscheiden darüber, ob ein Hersteller heterogene Komponenten wirtschaftlich verbinden kann: CPU, GPU, Speicher, I/O, Beschleuniger. Je dichter diese Elemente zusammenrücken, desto wichtiger wird die Kontrolle über das Packaging.
Der eigentliche Markt liegt im Abstand zwischen Speicher und Rechenwerk
KI-Systeme machen ein altes Problem sichtbarer: Daten müssen ständig zwischen Speicher und Recheneinheiten bewegt werden. Diese Bewegung kostet Zeit und Energie. In klassischen Serverarchitekturen war das beherrschbar, solange Workloads und Leistungsanforderungen in vertrauten Größenordnungen blieben. Bei großen KI-Modellen wird der Speicherpfad selbst zum Engpass.
Das erklärt, warum Speicher nicht mehr nur nach Gigabyte bewertet wird. Bandbreite, Nähe zur Recheneinheit, thermische Eigenschaften und Integrationsfähigkeit werden wichtiger. Für Intel liegt hier ein möglicher Hebel. Das Unternehmen muss nicht zwangsläufig den gesamten DRAM- oder NAND-Markt neu aufrollen, um relevant zu werden. Es könnte versuchen, jene Speicherformen zu kontrollieren, die direkt an Prozessoren, Beschleuniger und Rechenzentrumsplattformen gekoppelt sind.
Das passt zu Intels größerer Roadmap. Das Unternehmen baut nicht nur an CPUs, sondern auch an Foundry-Diensten, neuen Materialien, Substraten und Packaging. Eine Speicherstrategie, die auf vertikale Integration und Chip-Stacking setzt, würde diese Elemente verbinden. Der Speicher wäre dann nicht einfach ein Produktbereich, sondern ein Mittel, um Intels Plattformen schwerer austauschbar zu machen.
Die Risiken sind nicht klein
Der Haken liegt in der Kapitalintensität. Speicherfertigung erfordert enorme Investitionen, lange Lernkurven und hohe Auslastung. Intel hat bereits erlebt, wie schwierig dieser Markt ist. NAND und Optane sollten dem Unternehmen früher neue Speicherpositionen eröffnen. Beide Initiativen wurden später aufgegeben; das Optane-Geschäft wird bis 2025 abgewickelt.
Ein neuer Anlauf müsste deshalb präziser sein als frühere Versuche. Wenn Intel zu breit in klassischen Speicher einsteigt, droht das Unternehmen gegen Hersteller anzutreten, deren Kostenstrukturen, Lieferketten und Fertigungskapazitäten seit Jahren auf diesen Markt ausgerichtet sind. Samsung, SK Hynix und Micron verfügen über tiefe Erfahrung, große Volumina und etablierte Kundenbeziehungen. Gegen diese Unternehmen allein über Kapazität zu konkurrieren, wäre teuer und riskant.
Anders sieht es aus, wenn Intel Speicher nicht als eigenständige Ware verkauft, sondern als Teil einer Plattform. Dann kann das Unternehmen seinen Vorteil bei CPU-Design, Packaging und Systemintegration ausspielen. Genau dort liegt die mögliche Verschiebung: Nicht der Speicherchip selbst wäre der Kern der Strategie, sondern die Frage, wer die Architektur rund um Speicher und Rechenlogik bestimmt.
Wer dabei gewinnt und wer unter Druck gerät
Der naheliegende Gewinner wäre Intel, falls es gelingt, eine glaubwürdige Speicher-CPU-Integration aufzubauen. Das Unternehmen könnte damit seine Rechenzentrumsprodukte aufwerten und zugleich den Foundry-Anspruch stärken. Kunden im Bereich KI und Hochleistungsrechnen hätten Interesse an Architekturen, die Datenwege verkürzen und die Effizienz verbessern.
Unter Druck geraten würden nicht sofort die großen Speicherhersteller insgesamt. Deren Volumenmärkte bleiben gewaltig. Aber in hochwertigen Segmenten könnte sich die Wertschöpfung verlagern. Wenn die entscheidende Differenzierung nicht mehr nur in der Speicherzelle, sondern im Zusammenspiel mit CPU, Packaging und Plattform liegt, verlieren reine Speicheranbieter einen Teil der Kontrolle über die Architektur.
Für Intel ist das eine Wette auf einen enger integrierten Halbleitermarkt. Das Unternehmen versucht nicht einfach, ein verlassenes Geschäft wiederzubeleben. Es prüft, ob Speicher im KI-Zeitalter wieder nahe genug am Prozessor liegt, um strategisch interessant zu werden. Die Rückkehr wäre dann keine Nostalgie. Sie wäre ein Versuch, eine kritische Grenze moderner Rechenzentren neu zu besetzen.
